半導体先端パッケージとは何か？
「データを運ぶ電子の高速道路」
先端半導体パッケージは、異なる機能を持つ複数の半導体を1つの容器（パッケージ）に収め、1つの半導体として効率よく連動させ電気信号を伝える技術を指す。
ロジック半導体の演算能力は、いわゆる「ムーアの法則」に従い、微細化の進展によって向上を続けてきた。このムーアの法則は、発表から60年経った現在でも継続されている。一方で、2020年頃からAIが本格的に普及し、半導体の微細化だけでは対応できないほど技術難度が上がり、進化速度が鈍化するとも囁かれている。更に、半導体の微細化構造の複雑性から工程数が増大し、製造費用の増加も課題となってきている。つまり、半導体の微細化だけでは、安く高性能の半導体を作ることが難しくなってきている局面で解決策として登場してきたのが、先端パッケージ技術なのである。（図表1）
図表1：微細化費用増大による半導体先端パッケージの登場
半導体パッケージは、ワイヤーボンディング（WB）というレガシー技術から始まり、小型化、多端子化、低費用化を追求してきた。小型化は、このWBからWL-CSP（Wafer Level-Chip Size Package）1で高密度実装を可能とし、さらにSiP（System in Package）2を実現するFO-WLP（Fan-Out Wafer Level Package）3へと技術進化している。多端子化では、主流であったQFP（Quad Flat Package）の端子数は最大で300ピン前後だったが、BGA（Ball Grid Array）を高密度化したFBGA（Fine-pitch BGA）が1000端子を超える入出力端子を表面実装型で実現した。さらにQFPは、長いリードによる寄生素子4とインピーダンス5が、高速化を妨げていたが、FBGAはパッケージ基板が配線基板なのでインピーダンスの制御が容易であり、配線長が短く、高速動作を可能にした。（図表2）
2. SiPは機能別、あるいは製造技術別に異なるシリコンダイを組み合わせるアーキテクチャで、SoC（System on a Chip）に比べると開発期間が大幅に短く、用途別のシステムを組みやすい。
3. WL-CSPはシングルダイが前提のため、パッケージに収容できる回路規模を大きくできないが、FO-WLPは2-3枚といったチップを横に並べて1個のパッケージに組み立てられるため、大規模回路を収容できる。
4. 電子部品内部や電子回路の中で発生する設計者が意図しない動作。設計上にはないが回路を動作させた時に部品同士が影響しあうことで発生する意図しない働きのこと。
5. 交流回路における電気抵抗の値。インピーダンス値が高いほど電気が流れにくくなるため、交流回路における電気の流れにくさを表す。
図表2：半導体パッケージの技術進化
https://www.jeita.or.jp/japanese/pickup/category/2022/vol42-03.html
現在、データセンターの情報処理デバイスに使われている半導体パッケージは、FC-BGA（Flip Chip-Ball Grid Array）が主流であり、今後も成長が予想されている。一方で、図表1で示した通り、AI普及期の本格化により、データセンターの情報処理量も急速に増大することから、新たな先端パッケージ技術が求められている。
FC-BGAは各半導体チップが各々のパッケージ基板上に搭載され、チップ間の情報伝達はマザーボードを経由する。これに対し、複数の半導体チップを一つのインターポーザー上に搭載し、1パッケージに収めた「2.5Dパッケージ」が提案されている。2.5Dパッケージは、FC-BGAに比較してチップ間の距離が短く、信号処理のロスを小さくすることができるため、より情報伝達を高速化できる。
さらに、中継部材であるインターポーザーを使わずにチップ同士を接続する「3Dパッケージ」も、TSMCが2022年につくば市に3DIC研究開発センターを設け、パイロット・ラインを活用した研究開発が進められている。（図表3）
図表3：パッケージ技術と先端パッケージ技術
半導体先端パッケージの技術課題と技術ブレークスルー
開発が加速している2.5Dパッケージの技術課題が、電気特性と機械・物理特性の最適化である。電気特性については、高速信号伝送・電源の安定供給・放射ノイズ低減があり、特に高性能化に直結する「高速信号伝送」の制御が重要となる。また、機械・物理特性ついては、高密度実装に関わる「応力対策と放熱対策」が最重要となっている。
1. 高速信号伝送の制御
高速信号伝送には、信号の流れがスムーズになるピン配置をし、経路全体で特性インピーダンスを調整することで実現する。つまり、LSIサイズ・端子数・端子ピッチ・プリント配線板の配線等の設計仕様に関わる技術要望がある。
高速信号伝送の設計面で期待される技術ブレークスルーは、LSIパッケージ設計とプリント配線板設計の協調設計基盤である。これを実装するには、システム設計者、LSI設計者、プリント配線板設計者、PKG設計者が意識レベルを合わせた議論可能な協調設計体制を確立し、CADとCAEのデータインターフェースを標準化することが求められる。また、CADライブラリを部門間・協力会社間で共有する環境整備が必要となる。
生産面でのブレークスルーは、低コストシリコンインターポーザーの製造が挙げられる。具体的には、TSVの加工プロセスの最適化、ウェハの支持材料、ビア形成精度、前工程中の銅汚染抑制、ビア形成時の回路ダメージ等の難度の高いプロセス条件の設定が求められる。現在、インターポーザーのアーキテクチャは、シリコンインターポーザー、有機インターポーザー、シリコンブリッジの3つが提唱されており、“帯に短し襷に長し”といった状況である。
シリコンインターポーザーは、微細加工が可能で放熱性能に優れるものの、コストが高く、高周波特性に課題がある。有機インターポーザーは、コストが安く、高周波特性に優れるが、微細加工が難しい。シリコンブリッジは、コストが安く、高周波特性に優れ、微細加工も可能、とシリコンと有機の“良いとこ取り”の性能であるが、チップ間をブリッジする基盤樹脂との応力差があることから、歪みや割れが起こりやすく耐久性に課題がある。こうした特徴の違いから、ハイエンド用途はシリコンインターポーザー、その他の大半用途には、有機インターポーザーかシリコンブリッジが適用されると見られている。
図表4：先進二次元実装技術のアーキテクチャ
2. 応力と放熱への対策
応力・放熱対策には、基板を構成する材料の熱膨張率等の違いによって生じる反りによる実装不良を解決する技術要望がある。この技術要望に応えるためには、設計・生産能力両面で技術ブレークスルーが求められる。
設計面で期待される技術ブレークスルーは、反りを防止するための物理系シミュレーションである。具体的には、熱解析、基板反り解析、はんだボールのストレスがある。この中でも基板反り解析は、最も重要なシミュレーションである。2.5Dパッケージは、Siチップ、パッケージ基板のコア材、再配線層、封止材、熱伝導シートなど熱膨張係数が異なる部材を組み合せるため、この違いのまま加熱や冷却すると、基板が反り、チップの割れや接続部の剥離といった問題を引き起こす。よって、反りの少ないつまり、熱膨張係数が低い基板が求められ、それを実現する基板反り解析が重要となる。
生産能力面で期待される技術ブレークスルーは、前工程の設備・技術を活用するセミアディティティブプロセスの適用が有効となる。2.5Dパッケージは高密度実装すべく、配線の幅と隣り合う配線同士の間隔（L/S:ラインアンドスペース）と層間を電気的に接続する導通穴であるVia径が微細化していく技術軌道にある。よって、こうした技術要件を満たすために、ステッパ露光装置、プラズマ装置、CUP式めっき装置等の前工程の半導体製造設備の活用が有効となる。
図表5：半導体先端パッケージで求められる技術能力
半導体パッケージのアプリケーション展開状況
半導体パッケージ技術のアプリケーションは、データセンターサーバ、モバイルデバイスに加えて、ヒューマンサイエンス・量子技術・CASE（車載）・5Gにも広がりを見せる。（図表6）
特にデータセンターサーバは、ディープラーニングやAIの普及により、GPUで高速化した演算処理可能なサーバ需要が近年高まっており、2025年のサーバの生産数量の20%はAI対応サーバになると見込まれている。具体的には、サーバ用GPUの高性能化とAIチップやイーサネットスイッチチップなどのハイエンド品を中心に2.5Dパッケージが採用される見通しである。情報の大容量化もアプリケーション側の大きなトレンドとして挙げられる。実際ビッグデータを高速で計算するため、ストレージシステム高速処理要求への対応としてNANDメモリー搭載のSSDへの切り替えが進んでいる。そうしたことから、サーバ用DRAMスルーシリコンベア（TSV）接続の2.5Dパッケージが採用されると見込まれる。
図表6：半導体パッケージ技術のアプリケーション
5Gにおける半導体パッケージ技術展開について触れておく。5Gは大きくスマホなどのデバイスと基地局の2つの用途がある。
5G対応スマホは、機種の高性能化により新たな台数辺りの半導体搭載数が増加とスマホの薄型化に伴い、半導体パッケージはより小型・薄型化が求められる。また、5G対応機種は5G専用のBB（基底帯域）やRFモジュールが新規で追加されるため、この機能実装に伴う半導体搭載数も増加する。よって超小型パッケージで、半導体搭載数が増加しても高密度実装に対応できるWL-CSPが選択肢となる。更に、セキュリティ向上や電子決済、AR対応など3Dセンシングや指紋センサーの搭載が進むことから、一層の情報量を取り扱える微細配線と低誘電・低損失な基板として活用できるFC-CSPが有望視される。
一方、5G基地局の市場は、2024年にグローバルで4兆円を超える規模になると予測され、基地局全体を占める5Gの比率は80%になると見込まれている。技術的には、大量データ通信を処理するBBU（基底帯域装置）の高性能化に伴い、基地局用CPUの高性能化が進む。そうなるとFC-BGAが候補となり、ハイエンド品では2.5Dパッケージが対象となる。
半導体業界では、ムーアの法則の継続をMore Moore、微細化以外の方法で半導体の性能を高めようとするアプローチをMore than Mooreと呼ぶ。このMore than Mooreの根幹が半導体先端パッケージ技術である。生成AIの登場で人類社会は、圧倒的な生産性と問題解決能力を手にすることで、産業横断的な社会課題にアドレスできるかもしれない。半導体先端パッケージは、外側から見ることはできないが、内側で人知れず付加価値を提供している「陰徳恩賜」な存在と夢想する。
